Hardware Security

 

 

Eingebettete Systeme bestehen meist als Baugruppe mehrerer Chips und sind im Allgemeinen leicht physisch zugänglich. Somit sind sie Angreifern schutzlos ausgeliefert, die über ausgeprägte Kompetenzen in den Bereichen Elektronik, Nachrichtentechnik, Implementierungen und auch Hardware-Angriffen verfügen. Darüber hinaus haben Angreifer die Möglichkeit, sich interne Schnittstellen, wie zum Beispiel Debug-Schnittstellen oder einen direkten Zugang zu einem integrierten Speicherchip, zu erschließen. Aus diesem Grund ist es unerlässlich, von Beginn an eine hohe Hardware-Sicherheit solcher Systeme anzustreben. Es bedarf eines umfassenden Konzepts und des Einsatzes von kryptographischen Algorithmen, um ein ausreichendes Hardware-Sicherheitsniveau in Relation zu den möglichen Bedrohungen und in Abhängigkeit von den spezifischen Umständen zu erzielen. In den meisten Fällen ist es sinnvoll Sicherheitschips mit dedizierten Funktionen und Eigenschaften in das System zu integrieren, um sich gegen fortschrittliche Angriffe zu schützen.

Mittlerweile reicht es leider auch nicht, schlüssige Sicherheitskonzepte mit standardisierten kryptographischen Algorithmen für eingebettete Systeme einzusetzen. Hardware-Angreifer verfügen über ausgeprägtes Know-how in der Seitenkanalanalyse von kryptographischen Implementierungen und Fehlerangriffen. So kann beispielsweise über das Messen des Stromverbrauchs ein Schlüssel geknackt werden. Hier ist der Einsatz von fortschrittlichen Schutzmaßnahmen  unerlässlich.

Eine zukunftsträchtige Technologie in der Hardware-Sicherheit sind die sogenannten Physical Unclonable Functions (PUFs). Eine mögliche Ausprägung dieser Technologie ist das Ableiten von kryptographischen Schlüsseln aus den physikalisch einzigartigen Eigenschaften von verschiedenen Chips gleicher Bauart. Somit werden Schlüssel in physikalischen Eigenschaften 'gespeichert' und sind daher äußerst schwer auslesbar.

 

 

Expertise

Das Fraunhofer AISEC analysiert die Hardware-Sicherheit von Produkten und Systemen. In einem hochmodernen Hardware-Sicherheitslabor werden dazu Angriffsanalysen in White- und Black-Box Szenarien durchgeführt. Das Leistungsspektrum im Analysebereich erstreckt sich von einfacheren praktischen Angriffen, wie dem Auslesen von Speichern, bis zu sehr komplexen Seitenkanalanalysen oder Fehlerangriffen. Sicherheitsexperten analysieren potentiell vorhandene proprietäre Verschlüsselungsalgorithmen und deren Anwendung und unterstützen bei der Auswahl von geeigneten kryptographischen Algorithmen und der sicheren Anwendung derselben. Zudem unterstützt Fraunhofer AISEC bei der Implementierung von gehärteten kryptographischen Algorithmen und der Sicherung gegen Seitenkanalangriffe und Fehlerangriffe. Bei der Seitenkanalanalyse wird ein Schwerpunkt auf hochauflösende Messungen der Magnetfelder von Sicherheitschips gesetzt. Im Bereich der Fehlerangriffe auf Sicherheitschips werden an einem eigens entwickelten Laser-Messplatz Angriffe mit zwei getrennten Laserstrahlen durchgeführt.

In vielen Fällen ist der Einsatz von dedizierten Sicherheitschips zweckmäßig. Allerdings gibt es eine Fülle an Produkten verschiedener Hersteller. Auf Basis der konkreten Umstände hinsichtlich Sicherheitsfunktionalität und Kosten werden Unternehmen dabei unterstützt, die spezifisch geeigneten Chips auszuwählen und eine maßgeschneiderte Sicherheits-Architektur bei vertretbaren Kosten zu entwickeln sowie umzusetzen.

Kompetenzen und Angebote im Überblick

  • Hardware-Sicherheitsevaluierungen von eingebetteten Systemen und Bewertung durch Angriffsanalyse
  • Maßgeschneiderte Hardware-Sicherheitskonzepte mit Lösungen hinsichtlich spezifischem Sicherheitsniveau und Kosten
  • Sicherheitslösungen durch Auswahl und auf Basis von kommerziell verfügbaren Sicherheitschips
  • Seitenkanalanalysen und Fehlerangriffe auf eingebettete Systeme sowie die Entwicklung von Gegenmaßnahmen
  • Entwicklung von Messaufbauten für Seitenkanalanalyse und Fehlerangriffe nach Kundenanforderungen
  • Implementierungen von Sicherheitsfunktionen und kryptographischen Algorithmen auf Basis von Mikrokontrollern und FPGAs

Projekte (Auswahl)*

*Projekte zur Sicherheitsevaluierung und zur Entwicklung von Sicherheitslösungen unterliegen der Geheimhaltung. Ihre Nennung auf dieser Seite erfolgt nur nach ausdrücklicher Zustimmung des Industriepartners.

EnOcean GmbH

Für den Entwickler und Hersteller der innovativen batterielosen Funktechnologie, die EnOcean GmbH aus München, erstellte das Fraunhofer AISEC eine umfassende Sicherheitsanalyse der Übertragungstechnologie. Dabei wurden nicht nur die Komponenten von EnOcean selbst untersucht, sondern auch ein Benchmark zu anderen Lösungen/Angeboten in diesem Marktsegment erstellt. Den EnOcean-Geräten konnte ein hohes Sicherheitsniveau attestiert werden. Ein Katalog mit Handlungsempfehlungen für eine Erweiterung des Sicherheitskonzepts war ebenso Teil der Leistung wie deren Sicherheitsevaluation durch das Fraunhofer AISEC. Dies ist vor allem für bestimmte, sicherheitskritische Anwendungen ein zusätzlicher Sicherheitsvorteil. mehr Info

Sicherheit von Geldspielgeräten

© Foto Fotolia

Ausschnitt eines Geldspielautomaten-Displays

Mitte Oktober 2014 hat das Bundeskabinett über die Novellierung der Spielverordnung beraten, die gewerbliche Geldspielgeräte in Spielhallen und Gaststätten regelt. Die Novellierung sieht neben dem Schutz der Spieler eine erhöhte Manipulationssicherheit der Geldspielgeräte und einen starken Manipulationsschutz der ausgegebenen steuerrelevanten Daten vor. Das Fraunhofer-Institut für Angewandte und Integrierte Sicherheit (AISEC) in München hat im Auftrag der im Verband der Deutschen Automatenindustrie (VDAI e.V.) organisierten Unternehmen bereits seit etwa einem Jahr ein Sicherheitskonzept für Daten erarbeitet, das die neuen Anforderungen erfüllt. Zusätzlich wurde eine ausführliche Sicherheitsevaluierung von Geldspielgeräten durchgeführt, sodass die neuen Anforderungen bezüglich Manipulationssicherheit der Geräte zielgerichtet erfüllt werden können. mehr Info

SIBASE

© Foto Fraunhofer AISEC

SIBASE: Sicherheitsbaukasten für sichere eingebettete Systeme

Um der Vielzahl von Herausforderungen, die bei der Absicherung eingebetteter Systeme eine Rolle spielen, zu begegnen, wird im Projekt SIBASE ein Baukastensystem entwickelt. Die Bausteine werden Hardware und Software Sicherheitskomponenten für eingebettete Systeme sein, die ineinandergreifen und eine langfristige Sicherheit gewährleisten. Daneben werden auch neue Entwicklungsmethoden für sichere Bausteine sowie neue Angriffsarten erforscht, um die entwickelten Systeme auch gegen neuartige Bedrohungen langfristig abzusichern. SIBASE

Publikationen (Auswahl)

2017

  • M. Green, L. Rodrigues-Lima, A. Zankl, G. Irazoqui, J. Heyszl and T. Eisenbarth. “AutoLock: Why Cache Attacks on ARM Are Harder Than You Think”. In: 26th USENIX Security Symposium (USENIX Security 17). Vancouver, BC: USENIX Association, 2017. URL: https://www.usenix.org/conference/usenixsecurity17/technical-sessions/presentation/green.
  • P. Koppermann, F. De Santis, J. Heyszl, and G. Sigl. “Automatic generation of high-performance modular multipliers for arbitrary mersenne primes on FPGAs”. In: 2017 IEEE International Symposium on Hardware Oriented Security and Trust (HOST). 2017, pp. 35–40.
  • J. Obermaier, R. Specht and G. Sigl. “FuzzyGlitch: A Practical Ring Oscillator Based Clock Glitch Attack”. In: 22nd International Conference on Applied Electronics. To appear. IEEE, Sept. 2017.
  • J. Sepúlveda, M. Gross, A. Zankl and G. Sigl. “Exploiting Bus Communication to Improve Cache Attacks on Systems-on-Chips”. In: 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). to appear. 2017.
  • F. Unterstein, J. Heyszl, F. De Santis and R. Specht. “Dissecting Leakage Resilient PRFs with Multivariate Localized EM Attacks A Practical Security Evaluation on FPGA”. In: Proceedings of 8th International Workshop on Constructive Side-Channel Analysis and Secure Design (COSADE 2017). Springer. 2017.
  • N. Jacob, C. Rolfes, A. Zankl, J. Heyszl and G. Sigl. “Compromising FPGA SoCs using Malicious Hardware Blocks”. In: Design Automation and Test in Europe, DATE 2017. Lausanne, Switzerland, 2017.
  • B. Gulmezoglu, A. Zankl, T. Eisenbarth and B. Sunar. “PerfWeb: How to Violate Web Privacy with Hardware Performance Events”. In: Computer Security – ESORICS 2017: 22nd European Symposium on Research in Computer Security, Oslo, Norway, September 11-15, 2017. to appear. Cham: Springer International Publishing, 2017.
  • P. Koppermann, F. De Santis, J. Heyszl and G. Sigl. “Low-latency X25519 hardware implementation: breaking the 100 microseconds barrier”. In: Microprocessors and Microsystems (2017). ISSN: 01419331. DOI: http://dx.doi.org/10.1016/j.micpro.2017.07.001.
  • N. Jacob, J. Wittmann, J. Heyszl, R. Hesselbarth, F. Wilde, M. Pehl, G. Sigl and K. Fisher. “Securing FPGA SoC Configurations Independent of Their Manufacturers”. In: 30th IEEE International System-on-Chip Conference. 2017.
  • J. Sepúlveda, A. Zankl, D. Flórez and G. Sigl. “Towards Protected MPSoC Communication for Information Protection against a Malicious NoC”. In: Procedia Computer Science 108 (2017). International Conference on Computational Science, ICCS 2017, 12-14 June 2017, Zurich, Switzerland, pp. 1103 –1112.
  • V. Immler, R. Specht and F. Unterstein. “Your Rails Cannot Hide From Localized EM: How Dual-Rail Logic Fails on FPGAs”. In: Conference on Cryptographic Hardware and Embedded Systems, CHES 2017.
  • N. Jacob, J. Heyszl, A. Zankl, C. Rolfes and G. Sigl. “How to Break Secure Boot on FPGA SoCs through Malicious Hardware”. In: Conference on Cryptographic Hardware and Embedded Systems, CHES 2017.

 

2016

  • A. Zankl, K. Miller, J. Heyszl and G. Sigl. “Towards Efficient Evaluation of a Time-Driven Cache Attack on Modern Processors”. In: Computer Security (ESORICS 2016), 21th European Symposium on Research in Computer Security, Heraklion, Greece, 2016.
  • B. Selmke, J. Heyszl and G. Sigl. “Attack on a DFA protected AES by simultaneous laser fault injections”. en. In: Workshop on Fault Diagnosis and Tolerance in Cryptography (FDTC 2016). Santa Barbara, CA, USA, 2016.
  • R. Nyberg, J. Heyszl, D. Heinz, and G. Sigl. “Enhancing Fault Emulation of Transient Faults by Separating Combinational and Sequential Fault Propagation.” In: ACM Great Lakes Symposium on VLSI. Ed. by Ayse Kivilcim Coskun, Martin Margala, Laleh Behjat, and Jie Han. ACM, 2016, pp. 209–214.
  • P. Koppermann, F. De Santis, J. Heyszl and G. Sigl. “X25519 Hardware Implementation for Low-Latency Applications”. en. In: Euromicro Conference on Digital System Design (DSD 2016). Limassol, Cyprus, 2016.
  • R. Hesselbarth and G. Sigl. “Fast and Reliable PUF Response Evaluation from Unsettled Bistable Rings”. en. In: Euromicro Conference on Digital System Design (DSD 2016). Limassol, Cyprus, 2016.
  • H. Seuschek, J. Heyszl and F. De Santis. "A Cautionary Note: SideChannel Leakage Implications of Deterministic Signature Schemes". In: Proceedings of the Third Workshop on Cryptography and Security in Computing Systems. ACM. 2016, pp. 7–12.

 

2015

  • B. Selmke, S. Brummer and J. Heyszl. "Precise Laser Fault injections into 90nm and 45nm SRAM-cells". In: Smart Card Research and Advanced Applications - 14th International Conference, CARDIS 2015, Bochum.
  • D. Adam, S. Tverdyshev, C. Rolfes, T. Sandmann, S. Baehr, O. Sander, J. Becker and U. Baumgarten. “Two Architecture Approaches for MILS Systems in Mobility Domains (Automobile, Railway and Avionik)”. In: International Workshop on MILS: Architecture and Assurance for Secure Systems (MILS 2015). 2015.
  • R. Nyberg, J. Heyszl and G. Sigl. “Efficient Fault Emulation through Splitting Combinational and Sequential Fault Propagation”. In: 1st International Workshop on Resiliency in Embedded Electronic. 2015.
  • R. Nyberg, J. Heyszl, D. Rabe and G. Sigl. "Closing the gap between speed and configurability of multi-bit fault emulation environments for security and safety–critical designs". In: Microprocessors and Microsystems Embedded Hardware Design 39.8 (2015), pp. 1119–1129. Microprocessors and Microsystems (2015)
  • R. Specht, J. Heyszl, M. Kleinsteuber and G. Sigl. "Improving Non-Profiled Attacks on Exponentiations Based on Clustering and Extracting Leakage from Multi-Channel High-Resolution EM Measurements". In: Constructive Side-Channel Analysis and Secure Design (COSADE), 2015 6th International Workshop Berlin.
  • J. Heyszl and F. Thiel. "Geldspielgeräte in Zukunft mit geprüfter Sicherheit". Datenschutz und Datensicherheit-DuD 39 (4) 2015.
  • D. Adam, S. Tverdyshev, C. Rolfes and T. Sandmann. "Two Architecture Approaches for MILS Systems in Mobility Domains (Automobile, Railway and Avionik)". International Workshop on MILS: Architecture and Assurance for Secure Systems, 2015.