Security Evaluation

IT-Systeme haben in immer mehr Gegenständen unseres Alltags Einzug gehalten. Sie übernehmen dabei vielfältige, anspruchsvolle und teilweise sicherheitskritische Aufgaben. Ist die Sicherheit dieser Systeme nicht ausreichend gewährleistet, kann das erhebliche Imageschäden, Umsatzverluste und sogar Haftungsforderungen nach sich ziehen.

Viele Sicherheitslücken gehen auf Fehler im Entwurf oder in der Implementierung zurück. Sehr häufig sind sich die Entwickler auch nicht über die ganze Bandbreite von möglichen Angriffen auf die Systeme bewusst und eine Analyse des erreichten Sicherheitsniveaus als auch eine Evaluation des Systems unter Sicherheitsaspekten entfällt. Hinzu kommt die Abwägung zwischen Sicherheit und weiterer Anforderungen wie Kosten, Entwicklungsdauer und Funktionsumfang während des Entwicklungsprozesses.

Eine Security Evaluation bildet dabei einen unverzichtbaren Bestandteil einer qualitativ hochwertigen Systementwicklung. Durch eine Security Evaluation können während des Entwicklungsprozesses frühzeitig Mängel erkannt und behoben werden. Aber auch nach der Entwicklung eines Produkts kann eine Security Evaluation sinnvoll sein, um die existierenden Bedrohungen und mögliche Schwachstellen der eigenen Systeme zu kennen und in möglichen Folgesystemen gegebenenfalls zu beheben.

Expertise

Fraunhofer AISEC bietet ein umfassendes, unabhängiges Testangebot zur Evaluation der Sicherheit von vernetzten und eingebetteten Systemen, sowie von Hard- und Software-Produkten oder aber auch Web-basierten Diensten und Cloud-Angeboten. Fraunhofer AISEC verfügt dazu über moderne Testlabore zur Durchführung von Sicherheits-, Compliance und Interoperabilitätstests.

Hardware-Labor

In unserem mit modernsten Geräten ausgestatteten Hardwaretestlabor führen wir im Kundenauftrag eine große Bandbreite an Angriffen auf eingebettete Systeme durch, zeigen Schwachstellen auf und entwickeln zusammen mit unseren Kunden Lösungen zu deren effektiver Behebung. Die Bandbreite unseres Testangebots reicht dabei von einfachen Angriffen auf eingebettete Systeme wie Angriffe über offene Schnittstellen (JTAG) bis hin zu passiven Seitenkanalangriffen und semi-invasiven Fehlerangriffen. Ein fortgeschrittenes Hardwaretestlabor mit entsprechenden Tool-Chains gewährleistet dabei, dass die Sicherheit von eingebetteten Komponenten auch hinsichtlich neuester Angriffsklassen evaluiert werden kann.  mehr Info

Smart Metering Lab

In der am Fraunhofer AISEC betriebenen Testumgebung analysieren wir handelsübliche Smart Meter Komponenten und bewerten sie hinsichtlich ihrer Sicherheitseigenschaften, u.a. im Hinblick auf das in der Entwicklung befindliche Protection Profile für SmartMeter des BSI. Wir beraten unsere Kunden im Hinblick auf die Erhöhung der Qualität ihrer Produkte bzw. beraten Anwender bei der Auswahl geeigneter SmartMeter Komponenten. Wir entwickeln für unsere Kunden zudem dedizierte Sicherheitslösungen, die auf den Kundenbedarf zugeschnitten sind, oder unterstützen unsere Kunden bei der sicheren Weiterentwicklung ihrer Produkte.

Mobile Payment Lab

Mobiles Payment über NFC verspricht ein enormes Marktpotential, da das Ausrollen einer komplexen Payment-Infrastruktur entfällt und Transaktionen mit passiven Komponenten, die über keine eigene Stromversorgung verfügen, durchgeführt werden können. Mobile Payment über NFC beinhaltet jedoch inhärente Sicherheitsherausforderungen. Nicht nur die mobilen Endgeräte müssen gewisse Sicherheitseigenschaften aufweisen, auch die Kommunikation mit den Tags/Readern muss vertrauenswürdig und sicher abgewickelt werden. Im Rahmen unseres NFC-Testlabs wird die Sicherheit konkreter NFC Realisierungen analysiert und bewertet, um Aussagen über die Sicherheit NFC-basierter Payment Transaktionen zu erhalten.

GSM-Testlabor

Fraunhofer AISEC betreibt ein eigenes GSM Testnetz mit Messumgebungen, die es erlauben, Angriffe über das Mobilfunknetz auf das mobile Endgerät durchzuführen. Das GSM Testlabor bietet die Möglichkeit unterschiedliche Mobilfunkendgeräte hinsichtlich Schwachstellen im GSM-Stack des Endgeräts testen zu können. Zudem bietet das Labor Potential, um zukünftige Payment Applikationen über GSM/UMTS möglichst realitätsnah simulieren zu können.

Cloud-Testlabor

Im Cloud Lab des Fraunhofer AISEC führen wir Funktions-, Zuverlässigkeits- und Interoperabilitätstests sowie Risikomanagement- und Benchmarkingtests durch. Hierbei werden in Absprache mit unseren Kunden alle Komponenten eines Cloud-Ökosystems analysiert. Desweiteren begleiten wir alle relevanten Entwicklungsphasen vom Entwurf einzelner Dienste über Prototypen bis hin zum (Sicherheits-)Test marktreifer Gesamtsysteme. Fraunhofer AISEC testet Produkten und Lösungen rund um Cloud Computing, Identitätsmanagement und der zugrundeliegenden Komponenten von Service-orientierten Architekturen. Open Source Lösungen, wie Ubuntu und Eucalyptus, bilden dabei die technische Grundlage der von uns betriebenen Privaten Cloud. So ermöglichen uns die konfigurierten flexible und effizient einsetzbaren Virtueller Maschinen (VMs) und darauf aufbauender Services Vergleichsanalysen der Sicherheitsfunktionalität durchzuführen. Darüber hinaus umfasst das Angebot des CloudLabs Interoperabilitätstests, die eine immer größere Herausforderung beim Einsatz von Identitätsmanagementsystemen darstellen.

Kompetenzen und Angebote im Überblick

  • Schwachstellenanalysen von Produkten und Lösungen
  • Technische Pre-Auditierung
  • Seitenkanalanalysen und Fehlerangriffe auf eingebettete Systeme
  • Fehlererkennung und Fehlertolerierung in digitalen Schaltungen
  • Embedded Systems Security Evaluation (Grey-, Black-, Whitebox)
  • Tamper Resistent Design Strategien
  • Entwicklung und Weiterentwicklung von Gegenmaßnahmen
  • Penetrationstests
  • System- und Anwendungsanalysen
  • Entwicklung von Testszenarien
  • Sicherheits-Evaluation von Cloud Angeboten und Plattformen, u.a. mit Abgleichen in Bezug auf die Mindestanforderungen des BSI
  • Prüfung auf Datenschutzkonformität von Cloud-Services, Web-Servern etc.

Publikationen

  • S. Weiser, A. Zankl, R. Spreitzer, K. Miller, S. Mangard, and G. Sigl. “DATA – Differential Address Trace Analysis: Finding Address-based Side-Channels in Binaries”. In: 27th USENIX Security Symposium (USENIX Security 18). to appear. Baltimore, MD: USENIX Association, 2018. URL: https://www.usenix.org/conference/usenixsecurity18/presentation/weiser.
  • K. Böttinger, R. Singh, and P. Godefroid. “Deep Reinforcement Fuzzing”. In: IEEE Symposium on Security and Privacy Workshops 2018.
  • F. Unterstein, J. Heyszl, F. De Santis, R. Specht and G. Sigl. “High-Resolution EM Attacks Against Leakage-Resilient PRFs Explained - And An Improved Construction”. In: Cryptographers Track RSA Conference (CTRSA 2018). Springer, to be published 2018.
  • V. Immler, R. Specht and F. Unterstein. “Your Rails Cannot Hide From Localized EM: How Dual-Rail Logic Fails on FPGAs”. In: Conference on Cryptographic Hardware and Embedded Systems, CHES 2017.
  • J. Obermaier, R. Specht and G. Sigl. “FuzzyGlitch: A Practical Ring Oscillator Based Clock Glitch Attack”. In: 22nd International Conference on Applied Electronics. To appear. IEEE, Sept. 2017.
  • F. Unterstein, J. Heyszl, F. De Santis and R. Specht. “Dissecting Leakage Resilient PRFs with Multivariate Localized EM Attacks A Practical Security Evaluation on FPGA”. In: Proceedings of 8th International Workshop on Constructive Side-Channel Analysis and Secure Design (COSADE 2017). Springer. 2017.
  • A. Zankl, J. Heyszl and G. Sigl. “Automated Detection of Instruction Cache Leaks in Modular Exponentiation Software”. In: Smart Card Research and Advanced Applications: 15th International Conference, CARDIS 2016, Cannes, France, November 7–9, 2016, Revised Selected Papers. Ed. by K. Lemke-Rust and M. Tunstall. Cham: Springer International Publishing, 2017, pp. 228–244.
  • F. Kilic, H. Laner and C. Eckert. “Interactive Function Identification Decreasing the Effort of Reverse Engineering”. In Proceedings of the 11th International Conference on Information Security and Cryptology (Inscrypt 2015), pages 468–487, Springer International Publishing, 2016.